檢索結果：共4筆資料 檢索策略： "Sheng-Lyang Jang".ecommittee (精準) and ckeyword.raw="鎖相迴路"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
這篇論文提出一個高頻的鎖相迴路(PLL)分析和設計。電路使用TSMC CMOS 0.18μm 製程。然而電路的組成元件包括了有相位/頻率檢測器、電流幫浦、低通濾波器、除頻器和壓控振盪器。鎖相迴路採用…
2
這篇論文提出一個利用Verilog 和 FPGA 實現了Delta-Sigma Modulator 所架構出的 MASH 1-1-1 的數位電路。此數位電路是專門提供給 PLL 使用的。所搭配的 是…
3
本論文主要是設計一個10 GHz快速鎖定頻率合成器晶片，此頻率合成器僅使用一個電壓控制振盪器來涵蓋9.2GHz至10.4GHz的頻帶範圍，這個電壓控制振盪器採用互補式交叉耦合架構來獲得低相位雜訊的性…
4
在傳統頻率合成器架構之Charge pump phase lock loop(CPPLL)電路，因其相位頻率偵測器(PFD)之靜態相位誤差以及充電汞電流不匹配，將造成參考頻率突波。本文使用降低靜態相…